実時間制御用タイミング信号発生機器の開発

赤坂 博美; 高野 正二; 佐藤 朋樹; 川俣 陽一

平成18年度名古屋大学総合技術研究会回路・計測・制御技術研究会報告集, p.106 - 109, 2007/03

JT-60のタイミングシステム(TS)は、JT-60実験運転時に各種計測・制御機器の動作に必要なトリガー信号や基準クロックを各設備に送信するシステムである。このTSを構成しているCAMACモジュールは高経年化による故障が増加している一方製造中止により保守部品の入手は不可能な状況である。また、機能面ではタイマー最大設定が65sまでというハードウェア上の制約、基準クロック1msを250sに分周して動作しているプラズマ位置形状制御計算機は、20sを超える放電ではその精度が問題となっている。現在、TS構成機器の上記問題を解決することを目指し、改修後のJT-60で適用可能なTSの開発を開始した。開発にあたっては2つの設計方針を採用した。(1)遅れ時間を最小にするため、タイミング信号出力の論理演算がプログラミング可能な半導体集積回路であるFPGA(Field Programmable Gate Array)を用いたシステムとする。(2)高精度化のために基本クロックを40MHzとする。本研究会では、新TSのシステム構成の検討結果と開発を開始した実時間制御用タイミング信号発生機器について報告する。